Japanese Laid-open Patent

Japanese Laid-open Patent No. Sho 64-59866

Publication(Kokai) Date:

March 7, 1989

Application No.

Sho 62-216588

Application Date

August 31, 1987

Applicant : SONY Corporation

7-35, Kitashinagawa 6-chome, Shinagawa-ku, Tokyo

Inventor : Hisao HAYASHI

c/o SONY Corporation

7-35, Kitashinagawa 6-chome, Shinagawa-ku, Tokyo

Agent

: Patent Attorney Fujiya SHIGA

[Title of the Invention]

Method of manufacturing a MOS transistor

[Claim]

- 1. A method of manufacturing a MOS transistor comprising:
- a step of forming a first insulating film by thermal oxidation of a first major surface of a semiconductor substrate,
- a step of forming a first gate electrode on said first insulating film,
- a step of forming a support body by putting a insulating layer on said first gate electrode and said first insulating film,
- a step of making said semiconductor substrate a thin film to form a second main surface,
- a step of forming a second insulating film by thermal oxidation of said second main surface, and
- a step of forming a second gate electrode on said second insulating film.

[Detailed Explanation of the Invention]

[Field of Industrial Application]

method present invention relates to The manufacturing a MOS transistor having a pair of gate electrodes with a semiconductor layer between them. [Summary of the Invention]

The present invention makes interfacial characteristic of a gate insulating film and a semiconductor layer better and improves controllability of thickness of a gate insulating film, and makes planarization of a structure possible,

by a method of manufacturing a MOS transistor comprising; a step of forming a first insulating film by thermal oxidation of a first major surface of a semiconductor substrate, a step of forming a first gate electrode on said first insulating film, a step of forming a support body over said first gate electrode and said first insulating film with an insulating layer therebetween, a step of making said semiconductor substrate a thin film to form a second main surface, a step of forming a second insulating film by thermal oxidation of said second main surface, and a step of forming a second gate electrode on said second insulating film.

[Prior Art]

A prior method of manufacturing a MOS transistor is explained based on a cross section of a prior a MOS transistor shown Figure 7.

First, a first gate electrode 2 is formed by patterning after depositing poly-Si on a quartz substrate 1. Then a gate insulating film 3 is formed by depositing on an exposed surface of a quartz substrate 1 and a first gate electrode 2 by a CVD method. And a fixed active layer 4 is formed after depositing Poly-Si on the gate insulating film 3 by a CVD method. Then after a gate insulating film 5 made of SiO₂ is deposited by a CVD method, a second gate electrode 6 is made of Poly-Si above the active layer 4 with this gate insulating film 5 between them. Then, a source region A and a drain region4B are formed by ion implanting an impurity for source and drain in a self-alignment manner with respect to the gate electrode. Further, it is almost manufactured by forming an insulating film 7 and a contact electrode 8, 8.

[Problem To Be Solved By The Invention]

However, there is a problem in such a prior art that the interfacial characteristics is not good because each of the active layer 4, gate insulating layers 3 and 5, and the first and second gate electrode 2 and 6 is formed in each step respectively.

The present invention is to solve the above-described problems and has an object to provide a method of manufacturing a MOS transistor as a compact, so called SOI element, in which an interfacial characteristic of the semiconductor layer and the insulating layer is good.

[Means To Solve The Problems]

In the present invention, in order to achieve the above-described objects, the method of manufacturing a MOS transistor comprising; a step of forming a first insulating film by thermal oxidation of a first major surface of a semiconductor substrate, a step of forming a first gate electrode on said first insulating film, a step of forming a support body over said first gate electrode and said first insulating film with an insulating film therebetween, a step of making said semiconductor substrate a thin film to form a second main surface, a step of forming a second insulating film by thermal oxidation of said second main surface, and a step of forming a second gate electrode on said second insulating film.

[Action]

[Example]

By forming first and second insulating films on the first and second main surfaces of the semiconductor substrate by thermal oxidation makes an interfacial characteristic of the semiconductor layer and the insulating films better and improves controllability of the element.

A detail of the method of manufacturing a MOS transistor related with the present invention is explained based on examples shown in the figures as follows.

In the figure, 11 is a semiconductor substrate made of silicon and a first gate insulating film 12 is formed by thermal oxidation of a side of said semiconductor substrate 11 in an

oxidation atmosphere at a high temperature (Figure 1). Then a poly-Si layer 3 to be a gate electrode is laminated (Figure 2) and a first gate electrode 13A is formed by making a window through lithography (Figure 3). Further, an insulating layer 14 is formed by growing SiO_2 by a CVD method (Figure 4), a support body 15 is formed by growing poly-Si thick on said insulating layer by a CVD method.

Then, as shown in Figure 6, said support body 15 is fixed, and said semiconductor substrate 11 is ground to form a thin film. Then a surface of the semiconductor substrate 11 is oxidized by heat in an oxidation atmosphere at a high temperature to form a second gate insulating film 16 in the same way as above-described gate insulating film 12 (Figure 7), and then a second gate electrode 17 is made of poly-Si. Furthermore, a protective film 18 made of SiO_2 is formed on a predetermined point. Then as shown in Figure 8, a contact electrode 19 is made of aluminum, with the result that a MOS transistor is completed.

Further, in this example, the gate length of the second gate electrode 17 is set shorter than the first gate electrode 17. When diffusing an impurity for source and drain, the impurity is diffused in a self-alignment with respect to the first gate electrode 13A as a mask, and is diffused in a self-alignment with respect to the second gate electrode 17 as a mask. Thus, a profile is made in the doping concentration of the source region 11A and the drain region 11B and hence a known LDD structure is formed.

Also, the thickness of the semiconductor substrate 11 to be a channel region in the present example is a thin film not more than about 100nm by the above-described grinding step, and a mobility μ is set up at large.

As described the present example above, furthermore, it is possible to change every design. For example, in the case of the above present example, the source region 11A and drain region 11B are formed by self-align by using the first gate electrode 13A and the second gate electrode 17, but it is

certainly possible to form by self-align by using only one of the gate electrodes.

Also, regarding the above example, the thickness of the semiconductor substrate 11 to be a channel region is not more than about 100nm, but it is not limited to this.

Furthermore, regarding the above examples, a support body 15 is grown by a CVD method, but it is certainly possible to use a method of bonding a support body.

[Effect of the Invention]

As is clear from the above mentioned explanation, a method of a MOS transistor of the present invention has effects; it makes an interfacial characteristic of a semiconductor layer to be a channel region and a gate insulating film better and improves controllability of thickness of a film(s), and it makes planarization of structure possible and makes it more compact.

[Brief Explanation of Drawings]

Fig. 1~8 are cross sections which show each process of a method of manufacturing a MOS transistor of the present invention, Fig. 9 is a cross section which shows a prior example.

[Explanation of Marks]

11---a semiconductor substrate

12---a first gate insulating film

13A---a first gate electrode

16---a second gate insulating film

17---a second gate electrode

⑩ 日本国特許庁(JP)

⑩特許出願公開

四 公 開 特 許 公 報 (A)

昭64-59866

@Int_Cl_1

識別記号

庁内整理番号

❸公開 昭和64年(1989)3月7日

H 01 L 29/78 27/12

3 1 1 Z - 7925 - 5F7514-5F

審査請求 未請求 発明の数 1 (全4頁)

69発明の名称

MOSトランジスタの製造方法

②特 頭 昭62-216588

願 昭62(1987)8月31日 223出

勿発 明 者

雄

東京都品川区北品川6丁目7番35号 ソニー株式会社内

ソニー株式会社 の出 頭 人

弁理士 志賀 富士弥

1. 発明の名称

MOSトランジスタの製造方法

2. 特許請求の範囲

半導体基板の第1の主表面を無酸化して第1の 絶縁腹を形成する工程と、

前記第1の絶縁膜上に第1のゲート電極を形成 する工程と、

前記第1のゲート電極及び前記第1の絶縁膜上 に絶縁圏を介して支持体を形成する工程と、

前紀半海体基板を薄腹化して第2の主要面を形 成する工程と、

前記第2の主表面を無酸化して第2の絶縁膜を 形成する工程と、

前記事2の絶縁膜上に第2のゲート電極を形成 する工程と、を備えてなることを特徴とするMIO Sトランジスタの製造方法。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、半導体圏を映む一対のゲート電橋を 〔従来の技術〕

有するMOSトランジスクの製造方法に関する。

[尭明の概要〕

東京都品川区北品川6丁目7番35号

本意明は、MOSトランジスタの製造方法にお いて、

半導体基板の第1の主表面を無酸化して第1の 絶縁履を形成する工程と、前記第1の絶縁膜上に 第1のゲート電腦を形成する工程と、前記第1の ゲート電極及び前記第1の絶縁膜上に絶縁層を介 して支持体を形成する工程と、前記半導体基板を **幕膜化して第2の主漫面を形成する工祭と、前記** 第2の主表面を無酸化して第2の絶縁膜を形成す る工程と、前記第2の絶縁膜上に第2のゲート電 据を形成する工程と、を順次値えた製造方法とし たことにより、

ゲート絶縁膜と半導体圏との界面特性を良好に すると共に、ゲート絶縁版の順厚の胡伽性を済め、 さらに、構造の平坦化を可能としたものである。

特開昭64-59866(2)

従来のMOSトランジスタの製造方法を、第7 図に示す従来のMOSトランジスタの断面図を暴 に説明する。

先ず、石英基板1に多結晶シリコン(Poly - Si)を堆積した後、パターニングにより第1 ゲート電極2を形成する。次に、石英碁板1及び 第1ゲート選帳2の酵量面にSiO.をCVD法 を用いて堆積させてゲート絶縁層3を形成する。 さらに、ゲート絶縁層3の上に多結晶シリコンを CVD法にて堆積させた後所定の活性層 4 に形成 する。次に、SiOュでなるゲート絶縁眉5をC D V 法にて堆積させ、このゲート絶縁層 5 を介し て活炸圏4の上方に第2ゲート環境6を多績品シ リコンで形成する。そして、第2ゲート磁概6と セルファラインにソース用不純物とドレイン用不 純物とをイオン注入してソース領域4A. ドレイ ン領域4Bを形成する。その他、絶縁周7やAl でなる取り出し罹極8、8を設けて大略製造され ている。

腹を形成する工程と、前記第2の絶縁版上に第2のゲート電極を形成する工程と、を備えてなることを、その解決手段としている。

[作用]

半導体基板の第1及び第2の主表面に第1及び第2の絶縁腹を無酸化して形成することにより、 半導体層と絶縁膜との界面特性を良好にし、素子の制御性を向上する。

[実施例]

以下、本発明に係るMOSトランジスタの製造 方法の詳細を図面に示す実施例に基づいて説明する。

図中、11はシリコンでなる半導体基板であって、該半導体基板11の一側面を高温の酸化雰囲気中で熱酸化し、第1ゲート絶縁膜12を形成する(第1図)。次に、ゲート電橋となる多糖品シリコン暦13を破暦し(第2図)、リソグラフィで窓明けして第1ゲート電帳13Aを形成する

[推明が解決しようとする問題点]

しかしながら、このような従来例にあっては、 活性制 4、ゲート絶縁圏 3、5、第1、第2 ゲー ト電極 2、6 の夫々が個別の工程で作られるため、 その界面特性が良くないという問題点を有している。

本発明は、このような従来の問題点に看目して 側案されたものであって、半導体層と絶縁層との 界面特性が良く、しかもコンパクトな所謂SOI 素子としてのMOSトランジスタを得んとするも のである。

[問題点を解決するための手段]

本発明は、半導体基板の第1の主要面を無酸化して第1の絶縁膜を形成する工程と、前記第1の 絶縁膜上に第1のゲート電極を形成する工程と、 前記第1のゲート電極及び前記第1の絶縁膜上に 絶縁層を介して支持体を形成する工程と、前記半 群体基板を構膜化して第2の主表面を形成する工程と、前記第2の主表面を形成して第2の連

(第3図)。さらに、SiO,をCVD法で成長させて絶縁層 | 4を形成し(第4図)、旋絶縁層の上に、多結晶シリコンをCVD法にて厚く成長させて支持体 | 5を設ける。

次に、第6図に示すように、前記支持体15を 同定し、前記半導体基板11を研削して薄膜に形成する。そして、この半導体基板11の表而を、 上記したゲート絶縁膜12と同様に、高温の酸化 芳朗匁中で無酸化し、第2ゲート絶縁膜16を形成した後(第7図)、第2ゲート機械17を多結 温シリコンで形成し、さらに、SiO。でなる保 機板18を所定の箇所に形成する。次に、第8図 に示すように、アルミニウムで取り出し電概19 を形成してMOSトランジスタが完成される。

なお、本実施例にあっては、第2ゲート電橋 I 7のゲート段を第1ゲート電橋 I 7よりも小さく 設定しており、ソース及びドレイン用の不純物を 拡散する場合に、第1ゲート電橋 I 3 A をマスクとしてセルフアラインで拡散させ、さらに第2ゲート電橋 I 7をマスクとしてセルフアラインで拡

特開昭64-59866(3)


散させることにより、ソース領域IIA及びドレイン領域IIBにドープ森底にプロファイルを作り公知のLDD構造としている。


また、本実施例におけるチャネル領域となる半 事体基板1(の厚さは上記した研削工程により略 100mm以下の薄膜になっていて、移動度μが 大きく設定されている。


以上、実施例について説明したが、この他に各種の設計変更が可能である。即ち、上記実施例にあっては、第1ゲート電極13A及び第2ゲート電極17を用いてセルフアラインでソース領域11A及びドレイン領域11Bを形成したが、いずれか一方のゲート電極を用いてセルフアラインで形成するようにしても勿論よい。

また、上記実施例にあっては、チャネル領域となる半導体基板 1 1 の厚さを略 1 0 0 n m以下としたが、これに限るものではない。

さらに、上記実施例においては、支持体 1 5 を C V D 法により成長させているが、支持体を接着 させる方法を用いても勿論よい。







[発明の効果]


以上の説明から明らかなように、本発明に係る MOSトランジスタの製造方法にあっては、ゲート絶縁膜である第1及び第2の絶縁膜が無酸化されて形成されるため、チャネルを形成する半導体 Mとゲート絶縁膜との界面特性が良く、また膜厚 の側側性を向上させると共に、平坦な形状にして コンパクト化することを可能にする効果がある。 4. 図面の簡単な説明


第1図~第8図は、本発明に係るMOSトランジスタの製造方法の各工程を示す断面図、第9図は、従来例を示す断面図である。


11…半専体基板、12…第1ゲート絶縁膜、 13A…第1ゲート選帳、16…第2ゲート絶縁 腹、17…第2ゲート選帳。

代理人 志贺富士









特開昭64-59866(4)

